Ontwerptraject digitale IC's

Research output: Chapter in Book/Report/Conference proceedingChapterAcademic

Abstract

De bekende Wet van Moore (genoemd naar Gordon Moore, een van de oprichters van Intel) stelt dat het aantal transistoren op een IC elke achttien maanden verdubbelt. De wet werd in 1965 geformuleerd en blijkt nog altijd bruikbaar te zijn. Lag het aantal transistoren van een complexe IC in het begin van de jaren zeventig rond de duizend; via een miljoen aan het begin van de jaren negentig groeide dit aantal naar circa een miljard in 2005. Een dergelijke mate van complexiteit kan alleen bereikt en beheerst worden: – Door gebruik te maken van geavanceerde synthesetechnieken. Deze stellen een ontwerper in staat vanuit een compacte beschrijving een grote schakeling te generen. Men gebruikt hierbij een hardware beschrijvingstaal om een schakeling op een bepaald abstractieniveau te beschrijven. Een of meer synthesegereedschappen zetten vervolgens zo’n beschrijving om in een lay-out die geschikt is voor fabricatie. – Door hergebruik van blokken van een ontwerp met een duidelijk gedefinieerde functionaliteit. In deze context wordt vaak de term IP-blok gebruikt, waarbij IP een afkorting is van Intellectual Property (intellectueel eigendom). De gedachte achter deze term is dat de ontwerper(s) van het blok tijd en moeite hebben geı¨nvesteerd in het ontwerp en dat het ontwerp daarom economische waarde vertegenwoordigt. Dit hoofdstuk gaat voornamelijk over het ontwerpen van digitale blokken op een IC door middel van standaardcelsynthese, de meest gangbare vorm van digitaal ontwerpen. Een standaardcel is een relatief kleine digitale schakeling (bijv. een NAND-poort, een full-adder of een flipflop) waarvan de lay-out en dus ook het transistorschema vastligt. Een standaardcel maakt deel uit van een standaardcelbibliotheek, een verzameling van elementaire schakelingen waaruit een synthesegereedschap kan kiezen bij de samenstelling van een ontwerp. Zo’n bibliotheek wordt meestal betrokken van een extern bedrijf (of van een gespecialiseerde afdeling van het eigen bedrijf).
Original languageUndefined
Title of host publicationPoly-elektronica zakboek
EditorsH.S. van Leerdam, R.P. Mertens, A.J.M. Montagne, G.A. Schwippert
Place of PublicationDoetinchem
PublisherReed Business BV
Pages1-59
Number of pages59
ISBN (Print)978-90-6228-484-9
Publication statusPublished - 31 Oct 2007

Publication series

Name
PublisherReed Business bv
NumberLNCS4549/C4

Keywords

  • IR-61997
  • METIS-242032
  • EWI-11333

Cite this

Gerez, S. H. (2007). Ontwerptraject digitale IC's. In H. S. van Leerdam, R. P. Mertens, A. J. M. Montagne, & G. A. Schwippert (Eds.), Poly-elektronica zakboek (pp. 1-59). Doetinchem: Reed Business BV.
Gerez, Sabih H. / Ontwerptraject digitale IC's. Poly-elektronica zakboek. editor / H.S. van Leerdam ; R.P. Mertens ; A.J.M. Montagne ; G.A. Schwippert. Doetinchem : Reed Business BV, 2007. pp. 1-59
@inbook{3d6fd62a8b4548b392e8051cd16ad947,
title = "Ontwerptraject digitale IC's",
abstract = "De bekende Wet van Moore (genoemd naar Gordon Moore, een van de oprichters van Intel) stelt dat het aantal transistoren op een IC elke achttien maanden verdubbelt. De wet werd in 1965 geformuleerd en blijkt nog altijd bruikbaar te zijn. Lag het aantal transistoren van een complexe IC in het begin van de jaren zeventig rond de duizend; via een miljoen aan het begin van de jaren negentig groeide dit aantal naar circa een miljard in 2005. Een dergelijke mate van complexiteit kan alleen bereikt en beheerst worden: – Door gebruik te maken van geavanceerde synthesetechnieken. Deze stellen een ontwerper in staat vanuit een compacte beschrijving een grote schakeling te generen. Men gebruikt hierbij een hardware beschrijvingstaal om een schakeling op een bepaald abstractieniveau te beschrijven. Een of meer synthesegereedschappen zetten vervolgens zo’n beschrijving om in een lay-out die geschikt is voor fabricatie. – Door hergebruik van blokken van een ontwerp met een duidelijk gedefinieerde functionaliteit. In deze context wordt vaak de term IP-blok gebruikt, waarbij IP een afkorting is van Intellectual Property (intellectueel eigendom). De gedachte achter deze term is dat de ontwerper(s) van het blok tijd en moeite hebben geı¨nvesteerd in het ontwerp en dat het ontwerp daarom economische waarde vertegenwoordigt. Dit hoofdstuk gaat voornamelijk over het ontwerpen van digitale blokken op een IC door middel van standaardcelsynthese, de meest gangbare vorm van digitaal ontwerpen. Een standaardcel is een relatief kleine digitale schakeling (bijv. een NAND-poort, een full-adder of een flipflop) waarvan de lay-out en dus ook het transistorschema vastligt. Een standaardcel maakt deel uit van een standaardcelbibliotheek, een verzameling van elementaire schakelingen waaruit een synthesegereedschap kan kiezen bij de samenstelling van een ontwerp. Zo’n bibliotheek wordt meestal betrokken van een extern bedrijf (of van een gespecialiseerde afdeling van het eigen bedrijf).",
keywords = "IR-61997, METIS-242032, EWI-11333",
author = "Gerez, {Sabih H.}",
year = "2007",
month = "10",
day = "31",
language = "Undefined",
isbn = "978-90-6228-484-9",
publisher = "Reed Business BV",
number = "LNCS4549/C4",
pages = "1--59",
editor = "{van Leerdam}, H.S. and R.P. Mertens and A.J.M. Montagne and G.A. Schwippert",
booktitle = "Poly-elektronica zakboek",
address = "Netherlands",

}

Gerez, SH 2007, Ontwerptraject digitale IC's. in HS van Leerdam, RP Mertens, AJM Montagne & GA Schwippert (eds), Poly-elektronica zakboek. Reed Business BV, Doetinchem, pp. 1-59.

Ontwerptraject digitale IC's. / Gerez, Sabih H.

Poly-elektronica zakboek. ed. / H.S. van Leerdam; R.P. Mertens; A.J.M. Montagne; G.A. Schwippert. Doetinchem : Reed Business BV, 2007. p. 1-59.

Research output: Chapter in Book/Report/Conference proceedingChapterAcademic

TY - CHAP

T1 - Ontwerptraject digitale IC's

AU - Gerez, Sabih H.

PY - 2007/10/31

Y1 - 2007/10/31

N2 - De bekende Wet van Moore (genoemd naar Gordon Moore, een van de oprichters van Intel) stelt dat het aantal transistoren op een IC elke achttien maanden verdubbelt. De wet werd in 1965 geformuleerd en blijkt nog altijd bruikbaar te zijn. Lag het aantal transistoren van een complexe IC in het begin van de jaren zeventig rond de duizend; via een miljoen aan het begin van de jaren negentig groeide dit aantal naar circa een miljard in 2005. Een dergelijke mate van complexiteit kan alleen bereikt en beheerst worden: – Door gebruik te maken van geavanceerde synthesetechnieken. Deze stellen een ontwerper in staat vanuit een compacte beschrijving een grote schakeling te generen. Men gebruikt hierbij een hardware beschrijvingstaal om een schakeling op een bepaald abstractieniveau te beschrijven. Een of meer synthesegereedschappen zetten vervolgens zo’n beschrijving om in een lay-out die geschikt is voor fabricatie. – Door hergebruik van blokken van een ontwerp met een duidelijk gedefinieerde functionaliteit. In deze context wordt vaak de term IP-blok gebruikt, waarbij IP een afkorting is van Intellectual Property (intellectueel eigendom). De gedachte achter deze term is dat de ontwerper(s) van het blok tijd en moeite hebben geı¨nvesteerd in het ontwerp en dat het ontwerp daarom economische waarde vertegenwoordigt. Dit hoofdstuk gaat voornamelijk over het ontwerpen van digitale blokken op een IC door middel van standaardcelsynthese, de meest gangbare vorm van digitaal ontwerpen. Een standaardcel is een relatief kleine digitale schakeling (bijv. een NAND-poort, een full-adder of een flipflop) waarvan de lay-out en dus ook het transistorschema vastligt. Een standaardcel maakt deel uit van een standaardcelbibliotheek, een verzameling van elementaire schakelingen waaruit een synthesegereedschap kan kiezen bij de samenstelling van een ontwerp. Zo’n bibliotheek wordt meestal betrokken van een extern bedrijf (of van een gespecialiseerde afdeling van het eigen bedrijf).

AB - De bekende Wet van Moore (genoemd naar Gordon Moore, een van de oprichters van Intel) stelt dat het aantal transistoren op een IC elke achttien maanden verdubbelt. De wet werd in 1965 geformuleerd en blijkt nog altijd bruikbaar te zijn. Lag het aantal transistoren van een complexe IC in het begin van de jaren zeventig rond de duizend; via een miljoen aan het begin van de jaren negentig groeide dit aantal naar circa een miljard in 2005. Een dergelijke mate van complexiteit kan alleen bereikt en beheerst worden: – Door gebruik te maken van geavanceerde synthesetechnieken. Deze stellen een ontwerper in staat vanuit een compacte beschrijving een grote schakeling te generen. Men gebruikt hierbij een hardware beschrijvingstaal om een schakeling op een bepaald abstractieniveau te beschrijven. Een of meer synthesegereedschappen zetten vervolgens zo’n beschrijving om in een lay-out die geschikt is voor fabricatie. – Door hergebruik van blokken van een ontwerp met een duidelijk gedefinieerde functionaliteit. In deze context wordt vaak de term IP-blok gebruikt, waarbij IP een afkorting is van Intellectual Property (intellectueel eigendom). De gedachte achter deze term is dat de ontwerper(s) van het blok tijd en moeite hebben geı¨nvesteerd in het ontwerp en dat het ontwerp daarom economische waarde vertegenwoordigt. Dit hoofdstuk gaat voornamelijk over het ontwerpen van digitale blokken op een IC door middel van standaardcelsynthese, de meest gangbare vorm van digitaal ontwerpen. Een standaardcel is een relatief kleine digitale schakeling (bijv. een NAND-poort, een full-adder of een flipflop) waarvan de lay-out en dus ook het transistorschema vastligt. Een standaardcel maakt deel uit van een standaardcelbibliotheek, een verzameling van elementaire schakelingen waaruit een synthesegereedschap kan kiezen bij de samenstelling van een ontwerp. Zo’n bibliotheek wordt meestal betrokken van een extern bedrijf (of van een gespecialiseerde afdeling van het eigen bedrijf).

KW - IR-61997

KW - METIS-242032

KW - EWI-11333

M3 - Chapter

SN - 978-90-6228-484-9

SP - 1

EP - 59

BT - Poly-elektronica zakboek

A2 - van Leerdam, H.S.

A2 - Mertens, R.P.

A2 - Montagne, A.J.M.

A2 - Schwippert, G.A.

PB - Reed Business BV

CY - Doetinchem

ER -

Gerez SH. Ontwerptraject digitale IC's. In van Leerdam HS, Mertens RP, Montagne AJM, Schwippert GA, editors, Poly-elektronica zakboek. Doetinchem: Reed Business BV. 2007. p. 1-59